中国国产一级毛片,久久精品香蕉,国产精品美女网站在线观看,国产或人精品日本亚洲77美色,国产成人精品三区,国产美女一级毛片,国产精品一一在线观看

本文主要介紹數(shù)字電路基礎知識，用最簡潔的內容介紹最核心的知識。

1、數(shù)字電路是什么?數(shù)字電路是利用電源電壓的高電平和低電平分別表示1和0，進而實現(xiàn)信息的表達。模擬信號：隨時間連續(xù)變化的信號。處理模擬信號的電路就是模擬電路。數(shù)字信號：隨時間不連續(xù)變化的信號，離散變化。處理數(shù)字信號的電路就是數(shù)字電路。

2、數(shù)值表達我們常用的數(shù)值表達方式是十進制，但在數(shù)字電路中采用的是二進制，如下圖所示：

有符號二進制：

3、比特和字節(jié)比特：二進制中的一個數(shù)字位稱為 binary digit，用bit表示，常簡寫為“b”。字節(jié)：1字節(jié)等于8比特，用byte表示，常簡寫為“B”。4、1K 字節(jié)理解的差異K、M、G、T 是表示大數(shù)據(jù)量時常用的單位。1K 的大小有 1000(10 的 3 次方)和 1024(2 的 10 次方)兩種計數(shù)方法。通常，衡量計算機內存和網(wǎng)絡數(shù)據(jù)包大小時，1K 相當于 1024 比特。而在硬盤等存儲器的標簽上記述的尺寸或物理學中的 1K 相當于 1000。

5、反碼與補碼反碼 = 原碼所有bit位取反補碼 = 反碼+1比如原碼=0101，則反碼=1010，補碼=1011

6、MOSFET的結構目前數(shù)字電路基本上都是由 MOSFET 場效應管構成的。MOSFET 是一種在施加電壓后可以像開關一樣工作的半導體器件。MOSFET 有 P 型 MOSFET 和 N 型 MOSFET 兩種。

7、邏輯運算與基本邏輯門電路(1)邏輯運算使用 AND(邏輯與)、OR(邏輯或)、NOT(邏輯非)三種基本運算組合來實現(xiàn)各種運算。

(2)CMOS 基本邏輯門電路

8、存儲元件鎖存器(Latch)就是一種存儲元件，具有像閂鎖一樣鎖住并維持數(shù)據(jù)的特性，通過組合基本的邏輯門可以實現(xiàn)。
(1)最簡單的鎖存器由一個2輸入的AND門組成，將一路輸入與輸出連接形成回路。

(2)D鎖存器(Data Latch，D-Latch，數(shù)據(jù)鎖存器)由4個NAND組成，輸入信號有D(DATA)和E(ENABLE)，輸出信號有Q和/Q。工作邏輯：E 為 0 時保持前一個數(shù)據(jù)，E 為 1 時將輸入 D 的數(shù)據(jù)輸出到 Q。E為1時輸入的 D 直接通過 Q 輸出。D鎖存器構成以及電路組成如下：

真值表：

(3)D觸發(fā)器D 鎖存器和 NOT 門組合，可以實現(xiàn)依據(jù)時鐘信號同步并保存數(shù)據(jù)的 D 觸發(fā)器。D 觸發(fā)器有 D(Data) 和 C(Clock) 兩個輸入信號，Q 和

兩個輸出信號。D觸發(fā)器電路組合如下圖所示。

D觸發(fā)器的電路符號：

工作邏輯：當 D 觸 發(fā)器的 C 為 0 時，前端 D 鎖存器輸出信號 D 的值，后端 D 鎖存器保持之前的數(shù)據(jù)。當 C 為 1 時，前端 D 鎖存器保持之前的數(shù)據(jù)，后端 D 鎖存器將前端 D 鎖存器保持的數(shù)據(jù)直接通過 Q 輸出。

D觸發(fā)器由于原理和構造簡單，廣泛應用于同步電路。

擴展知識：《建立時間與保持時間》D 觸發(fā)器是由時鐘信號的邊沿來觸發(fā)數(shù)據(jù)的存儲動作的。因此，需要在時鐘沿前后一段時間內將輸入信號穩(wěn)定下來。如果在時鐘變化時輸入信號也在變化，很可能無法正確存儲數(shù)據(jù)。因此，為了讓 D 觸發(fā)器正確存儲數(shù)據(jù)，需要有建立時間(setup time)和保持時間(hold time)兩個基本條件。建立時間是在時鐘變化前必須穩(wěn)定輸入信號的時間，而保持時間是時鐘變化后必須穩(wěn)定輸入信號的時間。同時遵守建立時間和保持時間，就可以讓 D 觸發(fā)器正確的存儲數(shù)據(jù)。具體的時序圖如下所示：

9、組合邏輯電路和時序邏輯電路數(shù)字電路可以分為組邏輯合電路和時序邏輯電路兩種。

(1)組合邏輯電路組合邏輯電路是指輸出值僅由輸入信號的狀態(tài)決定的電路，不依賴于過去的輸入。從電路組成上來看，只包含門電路，不包含存儲元件。比如下圖所示就是一個組合邏輯電路。

(2)時序邏輯電路時序邏輯電路是指輸出值同時依賴于現(xiàn)在和過去輸入信號的邏輯電路。從電路組成上來看，時序邏輯電路等于組合邏輯電路+存儲電路。從工作邏輯上來看，輸出狀態(tài)必須反饋到輸入端，與輸入信號共同決定組合邏輯的輸出。